## **JPAB**

CLIPPEDIMAGE= JP356164650A

PAT-NO: JP356164650A

DOCUMENT-IDENTIFIER: JP 56164650 A

TITLE: INPUT AND OUTPUT CONTROL SYSTEM FOR DATA TRANSMISSION

PUBN-DATE: December 17, 1981

INVENTOR-INFORMATION:

NAME

NISHITANI, KOJI MOCHIZUKI, YUJI

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

)KP

APPL-NO: JP55066462 APPL-DATE: May 21, 1980

INT-CL\_(IPC): H04L011/00; G06F003/04

ABSTRACT:

PURPOSE: To reduce the burden of CPU and a memory and to enable high speed

COUNTRY

N/A

processing, by starting the operation of the interface with each device to be

started and operating an input and output control means of itself by program.

CONSTITUTION: A CPU21 forms required command and data based on a transmission

sequence control program. Succeedingly, a CPU21 starts a ring data bus

interface 20 and transmits the command and data to the interface 20. The

interface 20 operates the input and output control means of itself with a  $\ensuremath{\text{a}}$ 

microprogram. With this operation, the command, etc. are transmitted to a

in the CPU22, the interface 20 is started to receive the command, etc. Further,

the response is transmitted to the interface 20 through the route of a station

ST<SB>2</SB>-transmission line 10-station ST<SB>1</SB>, based on the reception

sequence control program.

COPYRIGHT: (C) 1981, JPO&Japio

## (9) 日本国特許庁 (JP)

①特許出願公開

## ⑫ 公開特許公報(A)

昭56-164650

(1) Int. Cl.<sup>3</sup>
H 04 L 11/00
G 06 F 3/04

識別記号

庁内整理番号 7230-5K 7218-5B ❸公開 昭和56年(1981)12月17日

発明の数 1 審査請求 未請求

(全 3 頁)

⊗データ伝送の入出力制御方式

@特

昭55-66462

西谷孝次

②出

[昭55(1980)5月21日

砂発 明 者

東京都府中市東芝町1番地東京

芝浦電気株式会社府中工場内

仍発 明 者 望月雄次

東京都府中市東芝町1番地東京 芝浦電気株式会社府中工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

弁理士 則近憲佑 外1名

明 細 書

1.発明の名称

データ伝送の入出力制御方式

2.特許請求の範囲

複数のステーションを伝送略で接続しループ状となし、前記ステーションと各装置とをインタフェースで接続し、あるステーションの装置と他のステーションの装置がデータ伝送を行うデータウェイにかいて、前記インタフェースは各装置に起動されて動作を開始するとともに、自己の有する入出力制御手段をマイクロブログラムにより動作させ所定の入出力制御を行うことを特徴としたデータ伝送の入出力制御方式。

3. 発明の詳細な説明

本発明はデータ伝送の入出力制御方式に関する ものである。

近年、コンピュータのネットワークシステムとしていわゆるデータウェイが住目されてきている。 このデータウェイは、第1因のように複数のステーション 8Ti 、8Ti (他にステーションがあるが 略する)を伝送路10で接続しループ状となす。そして、ステーション 8T, と装置11(例えばOPU)とはインタフェース12で接続される。図においては省略してあるが、OPU13とステーション ST, もインタフェースで接続される。とのようにして接続されたOPU11とOPU13とはデータ伝送を行う。

ためステップ数を必要とし時間もかかるものであった。

との発明は以上の欠点に鑑みなされたもので、 OPU及びメモリの負担を軽減し、同時に高速処 理の可能なデータ伝送の入出力制御方式を提供す ることを目的とする。

次に、本発明の方式を図面を用いて説明する。 第2図において20はリングデータパスインタフェース(以下RDBインタフェースと称す)である。 21、22はOPUである。CPU21はRDBインタフェースのを介してステーションST.と接続記れる。 図示しないがCPU22とステーションST.の間にもRDBインタフェースが介在する。このRDBインタフェースが介在する。このRDBインタフェースのは各装置 ―― この場合 CPU21 ―― に起動されて動作を開始するものである。またRDBインタフェースの内には入出力制御手段が言まれている。この入出力制御手段はマイクロブログラムにより動作し、応答受信の入出力制御手段で行うも 例えばコマンドヤデータの送信、この送信に対する応答の受信等 ―― の所定の入出力制御を行

- 3 - '

して入出力制御を終了する。

また、OPU21が受信をする場合についても、R DBインタフェース20が何様に動作しデータ伝送 の入出力制御が行われる。

以上述べたように本発明の方式を用いることにより、OPUには割り込みが入らないばかりでなく入出力制御のためのブログラムも持たせる必ながない。従って、OPUに負荷がかかることがなく、またメモリに負荷のかかることもの内部ででもくに、RDBインタフェースが自己の内部でですりて、OPUを介して遂次制御する場合によって、OPUを介して遂次制御する場合によるがデータ入出力制御用のブログラムは用いないるがデータ入出力制御用のブログラムは用いながるものである。

## 4.図面の簡単な説明

第1図は従来の入出力制御方式を説明する為の ブロック図、第2図は本発明の一実施例を説明す る為のブロック図である。 のである。 OPU 21 には送信シーケンス制御、受信 シーケンス制御のブログラムを持たせておく。

とのように構成したデータウェイの動作を説明 する。送信例を OPU 21、受信倒を CPU 22とする。 先ず、 UPU21が送信シーケンス制御プログラムに もとづいて、必要なコマンド、データを作成する。 绕いて、 OPU21は R D B インタフェース20を起動 させ、前述のコマンド、デーチをRDBインチフ ェース20に送出する。RDBインタフェース20は 自己の有する図示せぬ入出力制御手段をマイクロ プログラムにより動作させる。この動作で、コマ ンド、データは受信側の CPU 22 に送られる。受信 鋼のCPU22内の受信シーケンス制御プログラムに もとづき、図示せぬRDBインメフェースは起動 させられコマンド、デーメを受け取る。さらに、 " 応答 " は、受任シーケンス制御プログラムにも とづき図示せぬRDBインタフェースを介してス テーション ST: --- 伝送路10 --- ステーションST: を通りRDBインタフェース20に伝えられる。R DBインタフェース 20は 『応答 『を OPU 21 に送出

10 ······· 伝送路、20 ······· R D B インタフェース 8T<sub>1</sub> , 8T<sub>2</sub> ······· ステーション

等 許 出 顧 人 東京 芝 浦 電 気 株式 会 社 代理人 弁理士 則 近 凝 佑 (任か1名)

